yol tam renkli tek çipli kontrol sistemi tasarimi

Dis mekan LED ekran uygulamasi, dikdörtgen kontrol sisteminin ekran kontrol etmek için kullanilan verileri düzenlemek için çift RAM teknolojisini kullanarak tasarim teknoloji gelistirme ve arastirma çok genis dikey döngü, önemli ölçüde bellek kullanimi azaltir bilgilerin bellek etkinligini arttirir yenileme hizi için veri ve gereksinimleri çok yüksek degildir.

1, ekran veri organizasyonu LED

Daha az ya da gerçek ekran alani, statik ekran kullanimina esit bir alan göstermek gerekir. Sekil 1 ‘de gösterildigi gibi, ancak zaman araligi çok daha büyük ya da gerçek görüntü alanina esittir, görüntülenecek gerekmektedir. Sorunun analizi basitlestirmek için, bu makalede LED ekran için ekran alaninin yüksekligi 4 kat kat yüksekligi, LED ekran esit genislikte genisligini ayarlar. Lh, genislik Lw gösterimi yüksekligini ayarlamak, bölgesel yüksek Dh = 4LH, genislik Dw = Lw görüntüler. Tek renkli olarak bu makalede açiklanan ekran, ve Bw = Milyar Sekil 1’de gösterildigi = 8 (tarama çizgisi sayisi için Bw, çikis veri genisligi için Bn),.

Alan harita Ekran
Bir LED ekran için, yükseklik genislik Lw ve Lh ekran panelleri düzenlenmesi belirleyecek, sonuçlandirilir. Sw, ekran Bw tarama hatlari, yani, Y0, Y1 ve YBw-1 için iki komsu tarama çizgisi arasindaki Panelleri mesafe. Sw satir gösterilir bir veri bellek, bir bayt karsilik gelen bir görüntü üzerindeki her noktaya tekabül etmektedir. Bw isaret sirasiyla hatlari tarama: Y0 = O, Y1 = Sw, ve, BBW-1 = (Bw-1) Sw. Görüntülenen verileri düzenlemek d, blok a, b, c görüntülemek için statik yöntemleri kullanarak veri görüntüleme. Ilk bilgi bir ekran (x sütun sayisidir) düzenlenen, blok Ekran:

`, X = 0, mevcut tarama satir satir D0 D1’e göre gösterilen veri O sütun keser, ve, dBW-1 ilk depolama ünitesinin amaciyla bellekte depolanir.

bir artis 1 x degeri, mevcut tarama hatti sütunun x degerine karsilik gelen satir bir sonraki depolama birimi arasinda kesisme noktalarinin bellekte depolanan verileri görüntüler. X = O kadar X = Dw-1 Dw veri tüm bellekte sirayla saklanir.

b Bw Y0 Sw-1 hat tasindi kadar tekrarlayin `ve bir adim, bir satir asagi satir tarama.

veri organizasyonu c sonu.

Görüntülenen verilerini düzenlemek için veri organizasyonu için bir yöntem uygun olarak görüntü alanlari, sirasiyla, b, c, ve d. Birlikler veri bloklarinin bir süre sonra gösterilen, b RAM0 ve RAM0 saklanan amaciyla c, d, blok bir görünür, b, c, d, a, b, Raml için kopya olarak C, D, herhangi iki komsu görüntü blogu görüntüler RAM depolama iki blok verileri ayni adresi yelpazesine sahiptir. RAM0 Raml ve Sekil 2’de gösterildigi gibi bir iliskinin bellek karsilik gelen verileri göstermektedir.

Tarama Grup 1 Y0 den = görüntülemek için gelen 0 ile Y0 = Sw-1, bellekte saklanan verileri bir, organizasyon engellemek, veri görüntülemek için çikis yönlendirebilirsiniz; tarama Y0 = Lh + Sw için Y0 = Lh 2 set -1, blok b görüntülemek için gelen de organize edilmistir, çikti yönlendirebilirsiniz. , Bw-2 O, 1, ve bir tarama Bw-1 tarama satiri karsilik gelen ekran blogu Grup 1 1, 2, ve, ama siradisi Grup 3, tarama, bu çizgiler sirasiyla, iki blok a ve b karsilik taranan , Bw-1 tarama satir tarama çizgisi 2 takim blok b tarama bölümü O görüntülemek için gelir. Tarama ekranin veri ekranda görüntülenecek gruplari 3 karsilik geliyorsa, biz ayni zamanda grup 1, 2 taramak için kullanilan, ve, Bw-1 tarama hatti ve tarama satirli ekran 2 takim tarama bölümü O gerekir kurulusun çikis verileri gibi. A ve b veri düzenlenir göstermek blok ekran nedeniyle, o zaman ekran bir Bw veri çikisi olarak RAM0, D0 D2, ve, dBW-1 ve Raml D0 almalidir, bu ayni anda RAM iki adet gerektirir çikis veri ve Bw veri sürekli olarak, istenen çikis BB2-Bw seçmeyi deneyin.